FPGA 串口多字节发送，串口回环测试

串口接收

串口帧

设计文件

`timescale 1ns / 1ps//// Company: // Engineer: // // Create Date: 2023/01/12 23:11:28// Design Name: // Module Name: UART_Byte_Rx// Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision:// Revision 0.01 - File Created// Additional Comments:// //module UART_Byte_Rx    #(        parameter BaudRate = 115200,//波特率        parameter ClockRate = 50_000_000//系统时钟    )(    Clk,    Rst_n,    Rx,    Rx_Data,    Rx_Done);    input Clk;    input Rst_n;    input Rx;    output reg [7:0] Rx_Data;    output Rx_Done;        //设置波特率  将一bit时间分成16份，在每一份的中间进行采样    localparam Buad_Num = ClockRate/BaudRate/16;        //检测下降沿    reg [2:0] neg_edge_r;    wire neg_edge_flag;    always@(posedge Clk or negedge Rst_n)begin        if(!Rst_n)            neg_edge_r